

# 一个符合 IEEE 802.11a 标准的新颖 FFT/IFFT 处理器设计

侯春萍, 金 婕, 刘 丽  
(天津大学电子信息工程学院, 天津 300072)

**摘 要:** 本文提出了一种新颖的 FFT/IFFT 处理器结构,并用可编程逻辑器件(CHLD)实现了该结构.这种新型结构有效地结合了传统流水线结构和循环结构的优点,并恰当地满足了 802.11a<sup>[1]</sup>协议要求的速率,达到了实现面积远小于其它结构的目的.在本文中,用 CHLD 分别实现了这种新型结构和传统流水线结构,仿真结果证明所提出的新型结构在占用面积上具有较大的优越性.

**关键词:** FFT (快速傅立叶变换); CHLD (可编程逻辑器件); 循环结构; 流水线结构

**中图分类号:** TN911.72 **文献标识码:** A **文章编号:** 0372-2112 (2004) 07-1188-03

## Design of A Novel FFT/IFFT Processor for IEEE 802.11a

HOU Chun-ping, JIN Jie, LIU Li

(School of Electronic Information Engineering, Tianjin University, Tianjin 300072, China)

**Abstract:** A novel architecture is proposed to implement FFT/IFFT processor with CHLD devices. The new architecture combines the traditional pipeline structure with recycled structure effectively and meets the requirement of 802.11a<sup>[1]</sup> standard. Especially, it utilizes far fewer logic cells than other architectures. In order to verify the efficiency of the proposed structure, we implement the proposed structure and the traditional pipeline structure with CHLD devices separately, and the experimental results show that the proposed structure hereof has superiority in application.

**Key words:** FFT; CHLD; recycled architecture; pipeline architecture

## 1 引言

近年来,随着对无线宽带数据通信系统的关注与日俱增,许多新的无线标准纷纷出台,例如 IEEE 802.11a、HiperLan 和 MMAC 等.考虑到正交频分复用(OFDM)技术可以有效地克服多径衰落的影响,这些协议都采用了正交频分复用(OFDM)技术做为物理层的实现方案.另一方面,可编程逻辑器件(CHLD)的迅速发展和规模的不断扩大,使得电子系统生产商可以在一片可编程逻辑器件上实现整个电子系统,并在短时间内推出以获得市场占有率.因此,电子系统生产商越来越多地转向使用 CHLD,这样如何在单个 CHLD 上实现整个 OFDM 系统就成为一个值得认真研究的问题.

众所周知,FFT/IFFT<sup>[2,3]</sup>是 OFDM 系统中最重要模块.因此 FFT/IFFT 模块的吞吐量、功耗和占用面积等性能指标直接影响 OFDM 系统的性能.

为了用最小的面积来实现速度适中的 FFT/IFFT 模块,本文针对 CHLD 器件提出了一种新型的 FFT/IFFT 结构.这种结构结合了循环结构和流水线结构的优点,获得了速度和面积之间的最佳权衡.本文用 Altera 公司的 APEX 系列器件分别实现了本文中提出的结构和 R2MDC<sup>[4]</sup>结构,结果证明本文所提

出的结构在占用面积上的具有较大的优越性.

## 2 相关指标

FFT/IFFT 模块的相关指标需要具体的应用来确定.本文中是根据 IEEE 802.11a 标准来规定吞吐量、时延和精度等指标的.

### (1) 基本特性

- 大小:64 点,复数 FFT/IFFT 变换
- 输入精度:12 比特实部和 12 比特虚部
- 输出精度:12 比特实部和 12 比特虚部

### (2) 算法

- 类型:定点
- 数据表达方式:二进制补码
- 量化方式:舍入

### (3) 性能

- 吞吐量:20Mbps

## 3 FFT/IFFT 结构

从 70 年代开始,为了对雷达信号进行实时处理,对 FFT/IFFT 实现结构的讨论一度曾成为热点研究问题.一些主要结




图 1 流水线 FFT 处理器的结构

构如图(1)所示。

为了简单起见,在图 1 中省略了控制和蝶形因子功能模块。其中所有的数据和算术操作都是复数的。在图 1(a)




图 2 FFT 处理器的循环结构

中,由于  $N = 2^4$ , 所以有 4 个蝶形运算器 (bf2)、4 个开关 (c2)、3 个复数乘法器;而在图 1(b) 中,需要 3 个复数乘法器,4 个蝶形运算器 (bf2) 和 4 组延迟寄存器。图 2 是基 2 循环结构。

L. MEM 和 R. REM 用来存储每一级运算的中间结果, TWIDDLE. MEM 用来存储旋转因子表, BF 是蝶形运算器, CON 是控制器, 用来产生正确的旋转因子表地址。与前面的两种结构相比, 循环结构在基 2 蝶形运算器中只需要一个复数乘法器, 但是其吞吐量是系统时钟的  $1/\log_2^N$  倍, 显然这种结构速度慢但可以节省面积。对于流水线结构, 如图 1(a) 和 (b) 所示的 R2MDC<sup>[4]</sup>、R2SDF<sup>[5]</sup> 结构, 吞吐量可以达到系统时钟的几倍, 但占用面积很大。

为了得到一个占用面积相对较小而速度适中的 FFT/IFFT 处理器, 如何结合这两种结构就成了一个关键问题。乘法器在 FFT/IFFT 模块中占用了大量的资源, 所以减少乘法器的个数可以节省 FFT/IFFT 处理器的面积。通过计算 FFT 各级的旋转因子, 我们发现最后两级的旋转因子比较简单, 可以不使用复数乘法器。因此, 我们用控制器和复数加法器来代替复数乘法器。由于控制器占用的资源较小, 可以使 FFT 的占用面积减少。当  $N = 64$  时, 本文所提出的结构如图 3 所示。

在图 3 中的结构由几部分组成的: 蝶形运算器、旋转因子、数据缓存模块和互连模块。在 BE0-BE2 这三个蝶形运算器中, 只有 BE0 包括复数乘法器和复数加法器, 其它两个蝶形运算器都没有使用复数乘法器模块。




图 3 本文提出的新型结构

最初, BE0 从右边的存储器读出数据, 经过运算后将结果写入左边的存储器模块。一旦第一次运算结束, 在控制器的控制之下, 从左边的存储器模块读取数据, 运算后再将结果写入右边的存储器模块, 重复这个过程直到第  $\log_2^N - 2 = 4$  级运算;

在完成第 4 级运算之后, BE0 将结果写入中间存储单元 (INTER. MEM)。当 BE1 开始计算数据之后, BE0 可以开始处理下一帧数据。

这种组合的结构只使用了一个复数乘法器, 却提高了传统循环结构处理一帧数据的效率。循环部分采用  $\log_2^N - 2 = 4$  倍系统时钟, 而流水线结构部分使用系统时钟。新一代的 CHLD 中都包含有 HL 模块, 这使得本文提出的结构容易实现。通过这种方法, 整个系统可以使用统一的时钟, 吞吐量可以达到系统时钟。由于受到 CHLD 器件时钟最高频率的限制, 这种结构最高速率可以达到 25Mbps。尽管吞吐量低于完全流水线结构的最大吞吐量, 但它的占用面积最小, 完全能够满足 IEEE 802.11a 协议的规范要求。

### 3.1 蝶形处理器

BE0 包含一个基 2 的频率抽取蝶形处理器。

BE1 和 BE2 有别于传统的基 2 频率抽取的蝶形处理器, 当旋转因子为 1 和 -j 时, 可以得到下面的公式:

$$\begin{cases} (a + b^*j) + (c + d^*j)^*(-j) = (a + d) + (b - c)^*j & (1) \\ (a + b^*j) - (c + d^*j)^*(-j) = (a - d) + (b + c)^*j & (2) \\ (a + b^*j) + (c + d^*j) = (a + c) + (b + d)^*j & (3) \\ (a + b^*j) - (c + d^*j) = (a - c) + (b - d)^*j & (4) \end{cases}$$

通过比较公式 (1) (2) 和 (3) (4), 可以看出仅仅更换加数和减数的位置就可以得到与传统结构相同的结果。用这种方法, 可以节省一个复数乘法器, 仅仅需要再增加一些简单的控制逻辑。




图 4 基 2 的蝶形处理器

FFT 与 IFFT 处理器区别仅在于旋转因子和系数  $1/N$ , 所以只要对 FFT 稍作修改就可以得到 IFFT 的结构。

### 3.2 数据路径的最优化

为了在精度和复杂性之间取得良好的权衡, 本文采用了字长最优化的仿真结果<sup>[6]</sup>。该仿真结果表明以 12 比特的输入数据做为起点, 逐步增加字长到 16 比特, 最后结果再截取为 12 比特, 仍可以取得很好的精度。

### 3.3 蝶形因子

各级蝶形因子都可以被存储在同一个存储器模块中, 因为后几级蝶形因子都是第一级的子集, 只要采用不同的寻址方案就可得到正确的旋转因子。

## 4 性能

如表 1 所示, 文本用 ALTERA 公司的 EP20K200BC35G-1X<sup>[7]</sup> 器件实现本文提出的结构和 R2MDC 结构, 并用仿真软件 QUARTUSII 取得下面仿真结果。

表 1 本文提出的新结构和 R2MDC 结构的性能及占用面积的比较

	本文提出的结构	R2MDC 结构
LE	2387	6102
ESB	8	8
f <sub>max</sub> (MHz)	82.5	77
吞吐量 (Mbps)	20.625	77

尽管本文提出的结构没有达到 R2MDC 结构所能达到的最大速率,但可以明显地节省占用面积并满足了 IEEE802.11a 的吞吐量要求.在 FFT/IFFT 模块中节省的面积可以用于其它模块,从而可以达到在一个 CHLD 上实现整个 OFDM 系统的目的.

## 5 结论

本文提出的这种组合结构的 FFT/IFFT 利用尽可能少的 CHLD 资源来满足 IEEE 802.11a 协议的速率要求.使得在单个 CHLD 上实现 OFDM 系统成为可能.特别地,本结构的思想可以很方便地扩展到更高点数的 FFT/IFFT 处理器的设计.

## 参考文献:

- [ 1 ] LAN/MAN Standards Committee of the IEEE Computer Society. Part 11: Wireless LAN medium access control (MAC) and physical layer (PHY) specifications: high-speed physical layer in the 5GHz band [DB/OL]. IEEE Std 802.11a-1999, 1 August 2000. <http://standards.ieee.org/reading/ieee/updates/errata/802.11a-errata.pdf>.
- [ 2 ] A V Oppenheim, R W Schaffer. Digital Signal Processing[M]. Englewood Cliffs, N.J.: Prentice-Hall, 1975.
- [ 3 ] J W Cooley, J W Tukey. An algorithm for the machine computation of complex Fourier series[J]. Mathematics of Computation, Apr 1965, 19(4): 297 - 301.
- [ 4 ] Shoushen He, Mats Torkelson. Designing pipeline FFT processor for OFDM (de) modulation [DB/OL]. ISSSE 1998. [http://www.es.lth.se/home/peter/html/papers-pdf/shousheng\\_ursi98.pdf](http://www.es.lth.se/home/peter/html/papers-pdf/shousheng_ursi98.pdf).
- [ 5 ] A M Despain. Very fast Fourier transform algorithms for hardware implementation[J]. IEEE Transactions on Computers, May 1979, C-28(5): 333 - 341.
- [ 6 ] Stefan Johansson, Shousheng He, Peter Nilsson. Wordlength optimization of a pipelined FFT processor[DB/OL]. MWSCAS 2000 (1999). <http://www.es.lth.se/home/peter/html/papers-pdf/stefanmidwest-oo-2.pdf>.
- [ 7 ] Altera Inc. Apex 20K programmable logic device family data sheet [Z]. December 2001, Ver. 4. 2. <http://www.altera.com/>

## 作者简介:

侯春萍 女,1957 年生于吉林,教授,天津大学电子信息工程学院副院长,主要研究领域为移动通信系统的关键技术.

Email: chunpingh@263.net

金 婕 女,1978 年生于四川广元,2000 年获沈阳工业大学学士学位,2003 年获天津大学硕士学位,主要研究方向为无线通信理论和通信 IC 设计.

刘 丽 女,1981 年生于湖北荆州,2003 年获天津大学学士学位,现于天津大学电子信息工程学院攻读硕士学位,主要研究方向为移动通信系统的关键技术.